1.本公开涉及半导体技术领域，半导尤其涉及一种半导体结构的体结制作方法及半导体结构。
背景技术：
2.现有的制作存储器器件制程中，在刻蚀位线接触结构的及半结构步骤之后且在沉积多晶硅的步骤之前，为了降低多晶硅与有源区(aa)的导体接触电阻，需要进行一系列的流程酸洗等工艺，以去除裸露的半导有源区表面形成的天然氧化物(native oxide)，然后再进行沉积多晶硅的体结步骤。然而，制作在上述现有工艺中，及半结构酸洗液在清除天然氧化物的导体同时，会向侧面侵蚀有源区旁边的流程浅沟槽隔离结构(shallow trench isolation，sti)的半导氧化物(oxide)，且在位线接触结构对准偏移的体结时候同时会侵蚀有源区，从而导致后续步骤中形成的制作接触结构(nc contact)与有源区的接触效果不佳。
技术实现要素：
3.本公开的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种半导体结构及其制作方法。
4.根据本公开的一个方面，提供一种半导体结构的制作方法，包括：提供衬底，所述衬底具有有源区，所述衬底表面形成有用于位线结构与有源区连接的凹槽或孔洞；形成保护层，所述保护层覆盖所述凹槽或孔洞的底部和侧壁；去除位于所述凹槽或孔洞的底部的保护层；酸洗去除暴露于所述凹槽或孔洞的底部的有源区表面的天然氧化物，酸洗后所述凹槽或孔洞的侧壁保留有部分保护层；形成位线结构。
5.根据本公开的其中一个实施方式，所述保护层的材质为非掺杂多晶硅或氮化硅。
6.根据本公开的其中一个实施方式，所述形成保护层的步骤中，所述保护层的厚度为5nm～15nm。
7.根据本公开的其中一个实施方式，酸洗后所述凹槽或孔洞的侧壁保留的所述保护层的厚度为3nm～9nm。
8.根据本公开的其中一个实施方式，所述酸洗去除暴露于所述凹槽或孔洞的底部的有源区表面的天然氧化物的步骤，包括：利用酸洗液清洗暴露于所述凹槽或孔洞的底部的有源区表面，并对暴露于所述凹槽或孔洞的底部的有源区表面进行等离子体表面处理。
9.根据本公开的其中一个实施方式，所述衬底表面形成有依次层叠的第一接触材料层和牺牲层，形成的所述保护层覆盖所述凹槽或孔洞的底部和侧壁、以及所述牺牲层，所述去除位于所述凹槽或孔洞的底部的保护层的步骤，还包括：同时去除位于所述牺牲层顶部的保护层。
10.根据本公开的其中一个实施方式，所述形成位线结构的步骤，包括：形成第二接触材料层，所述第二接触材料层覆盖所述保护层及所述牺牲层，并填充所述凹槽或孔洞；去除所述牺牲层、形成于所述牺牲层侧壁的保护层和部分所述第二接触材料层，剩余的所述第
二接触材料层、剩余的所述保护层和所述第一接触材料层形成位线接触层；在所述位线接触层的表面依次形成位线阻挡层、位线导电层和第一隔离层；刻蚀去除部分所述位线接触层、所述位线阻挡层、所述位线导电层和所述第一隔离层，形成位于所述衬底表面的多个墙结构；形成第二隔离层，所述第二隔离层覆盖所述墙结构和所述衬底，所述第二隔离层与所述第一隔离层形成位线隔离层，所述位线隔离层、所述位线导电层、所述位线阻挡层和所述位线接触层形成所述位线结构。
11.根据本公开的其中一个实施方式，形成第二隔离层的方法包括：在所述墙结构和所述衬底的表面形成氮化硅层；或者，在所述墙结构和所述衬底的表面形成氧化硅层；或者，在所述墙结构和所述衬底的表面依次形成氮化硅层、氧化硅层和氮化硅层，以此形成所述第二隔离层。
12.根据本公开的其中一个实施方式，所述半导体结构的制作方法还包括：形成电容接触层，所述电容接触层位于相邻的所述位线结构之间。
13.根据本公开的其中一个实施方式，所述形成电容接触层的步骤，包括：在相邻的位线结构之间填充氧化物材料层，利用氧化物材料层刻蚀所述衬底位于相邻的位线结构之间的部分，以暴露出所述有源区；形成第三接触材料层，所述第三接触材料层位于相邻的所述位线结构之间，并与所述有源区接触；去除部分所述第三接触材料层，剩余的所述第三接触材料层形成所述电容接触层。
14.根据本公开的另一个方面，提供一种半导体结构，由本公开提出的并在上述实施方式中所述的半导体结构的制作方法制成。
15.根据本公开的又一个方面，提供一种半导体结构，包括衬底、位线结构以及保护层，所述位线结构设置于所述衬底上，所述保护层位于所述位线结构的延伸方向的侧壁上。
16.根据本公开的其中一个实施方式，所述保护层的材质为非掺杂多晶硅或氮化硅。
17.根据本公开的其中一个实施方式，所述保护层的厚度为3nm～9nm。
18.根据本公开的其中一个实施方式，所述半导体结构还包括电容接触层，所述电容接触层位于相邻的所述位线结构之间。
19.由上述技术方案可知，本公开提出的半导体结构的制作方法及半导体结构的优点和积极效果在于：
20.本公开提出的半导体结构的制作方法，在酸洗步骤之前，利用保护层覆盖衬底表面形成的用于位线结构与有源区连接的凹槽或孔洞，再将位于凹槽或孔洞的底部的保护层去除，以暴露出具有天然氧化物的有源区表面，同时保留位于凹槽或孔洞的侧壁的部分保护层，以使凹槽或孔洞的侧壁或有源区旁边的浅沟槽隔离结构在酸洗步骤中不会被侵蚀。通过上述设计，本公开能够保证后续制程中形成的接触结构与有源区的有效接触，提升半导体结构的器件性能，同时还能改善或避免孔隙产生以及漏电流情况的发生。
21.具体地，由于刻蚀位线接触结构后形成的凹槽或孔洞，其表面粗糙度不同(从上到下各材质不同)，这时如果直接大量沉积接触材料层(对应于本公开中的第二接触材料层，如掺杂多晶硅(doping poly))的话，一方面会导致接触材料层(如掺杂多晶硅)与各材质表面黏附不够紧密，另一方面也容易在和aa齐平处产生孔隙(void)、从而导致接触结构与位线结构短路；而本公开提出的半导体结构的制作方法，通过形成保护层(如非掺杂多晶硅或氮化硅)，即先在凹槽或孔洞侧壁沉积一层较薄的保护层，该保护层可以与侧壁形成较好的
黏附，后期再沉积接触材料层(如掺杂多晶硅)时，因接触材料层(如掺杂多晶硅)的接触面只有一种材质，即保护层，所以界面结合处会沉积的更致密，且不易形成孔隙。
22.在一种实施方式中，保护层的材质为非掺杂多晶硅时，保护层还能够起到抵挡作用。这是因为如果直接沉积接触材料层(如掺杂多晶硅)，则掺杂多晶硅中高浓度的p就会直接通过sti扩散到周边aa，再加上埋入式字线的氮化物和钨都十分吸磷，这样就会导致很严重的漏电流(lkg)问题。而一层薄薄的非掺杂多晶硅正好能够阻挡磷往周边扩散，能够改善或避免漏电流情况的发生。
附图说明
23.通过结合附图考虑以下对本公开的优选实施方式的详细说明，本公开的各种目标、特征和优点将变得更加显而易见。附图仅为本公开的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
24.图1是根据一示例性实施方式示出的一种半导体结构的制作方法的工艺流程图；
25.图2至图13分别是半导体结构在图1示出的半导体结构的制作方法中的几个步骤下的结构示意图。
26.附图标记说明如下：
27.100.衬底；
28.110.有源区；
29.120.浅沟槽隔离结构；
30.130.凹槽或孔洞；
31.210.第一接触材料层；
32.220.第二接触材料层；
33.300.牺牲层；
34.400.保护层；
35.500.位线结构；
36.510.位线接触层；
37.520.位线阻挡层；
38.530.位线导电层；
39.540.位线隔离层；
40.541.第一隔离层；
41.542.第二隔离层；
42.600.电容接触层；
43.610.接触孔；
44.700.氧化物材料层；
45.p.墙结构。
具体实施方式
46.体现本公开特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本公开能够在不同的实施例上具有各种的变化，其皆不脱离本公开的范围，且其中的说明及
附图在本质上是作说明之用，而非用以限制本公开。
47.在对本公开的不同示例性实施方式的下面描述中，参照附图进行，所述附图形成本公开的一部分，并且其中以示例方式显示了可实现本公开的多个方面的不同示例性结构、系统和步骤。应理解的是，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本公开范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、“之内”等来描述本公开的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中所述的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本公开的范围内。
48.参阅图1，其代表性地示出了本公开提出的半导体结构的制作方法的工艺流程图。在该示例性实施方式中，本公开提出的半导体结构的制作方法是以应用于半导体存储器件为例进行说明的。本领域技术人员容易理解的是，为将本公开的相关设计应用于其他类型的半导体器件中，而对下述的具体实施方式做出多种改型、添加、替代、删除或其他变化，这些变化仍在本公开提出的半导体结构的制作方法的原理的范围内。
49.如图1、图2、图3、图4所示，在本实施方式中，本公开提出的半导体结构的制作方法包括：
50.步骤s1(如图2所示)：提供衬底100，衬底100具有有源区110，衬底100表面形成有用于位线结构500与有源区110连接的凹槽或孔洞130；
51.步骤s2(如图3所示)：形成保护层400，保护层400覆盖凹槽或孔洞130的底部和侧壁；
52.步骤s3(如图4所示)：去除位于凹槽或孔洞130的底部的保护层400；
53.步骤s4(如图5所示)：酸洗去除暴露于凹槽或孔洞130的底部的有源区110表面的天然氧化物，酸洗后凹槽或孔洞130的侧壁保留有部分保护层400；
54.步骤s5：形成位线结构500。
55.通过上述设计，本公开能够利用凹槽或孔洞130的侧壁保留的部分保护层400，保护凹槽或孔洞130的侧壁或有源区110旁边的浅沟槽隔离结构120在酸洗步骤中不会被侵蚀，以此保证后续制程中形成的接触结构(例如电容接触层600)与有源区110的有效接触，提升半导体结构的器件性能，同时还能改善或避免孔隙产生以及漏电流情况的发生。
56.相比之下，现有制程中在位线接触结构刻蚀时，由于会对旁边的凹槽或孔洞、或有源区旁边的浅沟槽隔离结构和有源区造成损伤，在对准偏移的情况下旁边的有源区会产生更多损伤，使得有源区刻蚀出凹槽。后期再沉积位线隔离材料时，被多刻蚀出的有源区凹槽处会沉积更多的隔离材料。后期形成电容接触结构时需将接触孔中的隔离材料(例如氮化物，nitride)和氧化物刻蚀掉，因不同材质的刻蚀选择比不同，氮化物相较于氧化物更难刻蚀，所以被损伤的有源区处多沉积的氮化物不易完全去除，使得接触孔与有源区无法有效连接在一起。
57.具体地，在本公开的一实施方式中，在酸洗去除暴露于凹槽或孔洞130的底部的有源区110表面的天然氧化物的步骤s4中，可以具体包括：利用酸洗液清洗暴露于凹槽或孔洞130的底部的有源区110表面，并对暴露于凹槽或孔洞130的底部的有源区110表面进行等离子体表面处理。
58.进一步地，在本公开的一实施方式中，在利用酸洗液清洗暴露于凹槽或孔洞130的
底部的有源区110表面的步骤中，可以具体包括：利用第一酸洗液清洗暴露于凹槽或孔洞130的底部的有源区110表面(如图4)，然后利用第二酸洗液清洗暴露于凹槽或孔洞130的底部的有源区110表面(如图6)。
59.在本公开的一实施方式中，第一酸洗液可以为dsp，即为稀硫酸和双氧水的混合液，此为本领域常用的酸洗液，可通过商购获得或配制获得。在一些实施方式中，第一酸洗液亦可采用其他酸溶液或者含酸的混合液，并不以本实施方式为限。
60.在本公开的一实施方式中，第二酸洗液可以为臭氧、水和氢氟酸的混合物(例如o3含量为800-2000ml/min/l，hf含量为400-1200ppm)，此为本领域常用的酸洗液。在一些实施方式中，第二酸洗液亦可采用其他酸溶液或者含酸的混合液，并不以本实施方式为限。
61.如图5所示，在本公开的一实施方式中，在利用第二酸洗液清洗暴露于凹槽或孔洞130的底部的有源区110表面的步骤中，还可以包括在利用第二酸洗液清洗的同时，对暴露于凹槽或孔洞130的底部的有源区110表面进行等离子体表面处理。
62.在本公开的一实施方式中，等离子体表面处理工艺中的等离子体的材质可以为nf3、h2和氮气(保护气体)的混合气体(nf3与h2的体积比可以为8：(250-350)，氮气的流量为2000-4000ml/min，处理时间为33-99s)。在一些实施方式中，等离子体的材质还可以为其他气体，并不以本实施方式为限。
63.对于前述酸洗和等离子表面处理的条件，没有特别的限定，只要能够使得处理后仍然保留部分保护层即可。
64.在本公开的一实施方式中，在形成保护层400的步骤s2中，保护层400的厚度可以为5nm～15nm，例如5nm、10nm、12nm、15nm等。此厚度的设置可以在酸洗后仍然保留部分保护层。在一些实施方式中，保护层400的厚度亦可小于5nm，或可大于15nm，例如4nm、16nm等，只要保证在酸洗步骤后仍能保留部分保护层(如3nm～9nm)即可，并不以本实施方式为限。
65.在本公开的一实施方式中，在酸洗去除暴露于凹槽或孔洞130的底部的有源区110表面的天然氧化物的步骤s4中，酸洗后凹槽或孔洞130的侧壁保留的保护层400的厚度可以为3nm～9nm，例如3nm、5nm、7nm、9nm等。
66.在本公开的一实施方式中，保护层400的材质可以为非掺杂多晶硅。在一些实施方式中，保护层400的材质亦可为其他材料，例如氮化硅等，并不以本实施方式为限。
67.如图4所示，在本公开的一实施方式中，衬底100表面形成有依次层叠的第一接触材料层210和牺牲层300，形成的保护层400覆盖牺牲层300以及凹槽或孔洞130的底部和侧壁、以及所述牺牲层300，在去除位于凹槽或孔洞130的底部的保护层400的步骤s3中，还包括同时去除位于牺牲层300顶部的保护层400。
68.在本公开的一实施方式中，第一接触材料层210的材质可以为掺杂多晶硅。
69.在本公开的一实施方式中，牺牲层300的材质可以为氧化硅(sio2)。
70.如图7、图8、图9、图10所示，在本公开的一实施方式中，在形成位线结构500的步骤s5中，可以具体包括：
71.形成第二接触材料层220，第二接触材料层220覆盖保护层400及牺牲层300，并填充凹槽或孔洞130；
72.去除牺牲层300、形成于所述牺牲层300侧壁的保护层400和部分第二接触材料层220，剩余的第二接触材料层220、剩余的所述保护层400和第一接触材料层210形成位线接
触层510；
73.在位线接触层510的表面依次形成位线阻挡层520、位线导电层530和第一隔离层541；
74.刻蚀去除部分位线接触层510、位线阻挡层520、位线导电层530和第一隔离层541，形成位于衬底100表面的多个墙结构p；
75.形成第二隔离层542，第二隔离层542覆盖墙结构p和衬底100，第二隔离层542与第一隔离层541形成位线隔离层540，位线隔离层540、位线导电层530、位线阻挡层520和位线接触层510形成位线结构500。
76.需说明的是，本公开还能够利用保护层400提供抵挡作用。具体地，在形成第二接触材料层220时，凹槽或孔洞130的侧壁保留的保护层400能够避免形成第二接触材料层220的材料(例如磷，p)通过凹槽或孔洞130扩散到周边的有源区110和硅晶圆表面下的字线(即埋入式字线，例如氮化物和钨)等区域，避免产生严重的漏电流问题。
77.在本公开的一实施方式中，形成第二隔离层542的方法可以具体包括：在墙结构p和衬底100的表面依次形成氮化硅层、氧化硅层和氮化硅层，即“nitride-oxide-nitride”三层沉积结构，以此形成第二隔离层542。在一些实施方式中，形成第二隔离层542的方法亦可仅包括在墙结构p和衬底100的表面形成氮化硅层，或可仅包括在墙结构p和衬底100的表面形成氧化硅层，并不以本实施方式为限。
78.在本公开的一实施方式中，第二接触材料层220的材质可以为掺杂多晶硅。
79.在本公开的一实施方式中，位线阻挡层520的材质可以为氮化钛(tin)。在一些实施方式中，位线阻挡层520的材质亦可为氮化钽(tan)等，并不以本实施方式为限。
80.在本公开的一实施方式中，位线导电层530的材质可以为钨(w)。在一些实施方式中，位线导电层530的材质亦可为钼(mo)等，并不以本实施方式为限。
81.在本公开的一实施方式中，第一隔离层541的材质可以为氮化硅(如si3n4)。
82.如图13所示，在本公开的一实施方式中，本公开提出的半导体结构的制作方法还可以包括：
83.形成电容接触层600，电容接触层600位于相邻的位线结构500之间。
84.如图11、图12、图13所示，在本公开的一实施方式中，在形成电容接触层600的步骤中，可以具体包括：
85.在相邻的位线结构500之间填充氧化物材料层700，利用氧化物材料层700刻蚀衬底100位于相邻的位线结构500之间的部分，以暴露出有源区110；
86.形成第三接触材料层，第三接触材料层位于相邻的位线结构500之间，并与有源区110接触；
87.去除部分第三接触材料层，剩余的第三接触材料层形成电容接触层600。
88.在本公开的一实施方式中，第三接触材料层的材质可以为多晶硅，例如可以为掺杂多晶硅。
89.参阅图2至图13，图2至图13分别代表性地示出了半导体结构在本公开提出的半导体结构的制作方法中的几个步骤下的层叠结构。以下将结合上述附图，对半导体结构的制作方法的几个步骤进行具体说明。
90.如图2所示，在本公开的一实施方式中，在所述的“提供衬底100”的步骤s1下，半导
体结构包括衬底100、第一接触材料层210以及牺牲层300。具体而言，衬底100包括有源区110及浅沟槽隔离结构120，浅沟槽隔离结构120位于相邻的有源区110之间，以将相邻的有源区110隔离。衬底100表面形成有用于位线结构与有源区连接的凹槽或孔洞130，部分有源区110的顶面暴露于所述凹槽或孔洞130的底部。一种实施方式中，第一接触材料层210覆盖于衬底100表面未形成所述凹槽或孔洞130的部分。牺牲层300覆盖于第一接触材料层210。
91.如图3所示，在本公开的一实施方式中，在所述的“形成保护层400”的步骤s2下，半导体结构包括衬底100、第一接触材料层210、牺牲层300以及保护层400。具体而言，保护层400覆盖于第一接触材料层210、牺牲层300以及衬底100未被第一接触材料层210覆盖的部分，即保护层400覆盖于凹槽或孔洞130的侧壁和底部。
92.如图4所示，在本公开的一实施方式中，在所述的“去除位于凹槽或孔洞130的底部的保护层400”的步骤s3下，半导体结构包括衬底100、第一接触材料层210、牺牲层300以及经由刻蚀后剩余的保护层400。具体而言，保护层400位于凹槽或孔洞130的底部的部分被刻蚀去除，同时，保护层400位于牺牲层300顶部的部分可以但不限于同时被刻蚀去除。据此，在步骤s3之后，剩余的保护层400位于凹槽或孔洞130的侧壁。
93.如图5所示，在本公开的一实施方式中，所述的“酸洗去除暴露于凹槽或孔洞130的底部的有源区110表面的天然氧化物”的步骤s4，是利用酸洗液清洗暴露于凹槽或孔洞130的底部的有源区110表面，并对暴露于凹槽或孔洞130的底部的有源区110表面进行等离子体表面处理。具体而言，可以先利用稀硫酸与双氧水的混合溶液作为第一酸洗液进行清洗，然后利用臭氧、水和氢氟酸的混合物作为第二酸洗液进行清洗。另外，在利用第二酸洗液进行清洗的同时，可以对暴露于凹槽或孔洞130的底部的有源区110表面进行等离子体表面处理，即利用等离子体处理暴露于凹槽或孔洞130的底部的有源区110表面。
94.如图6所示，在本公开的一实施方式中，在所述的“酸洗去除暴露于凹槽或孔洞130的底部的有源区110表面的天然氧化物”的步骤s4下，半导体结构包括衬底100、第一接触材料层210、牺牲层300以及经由酸洗清洗后剩余的保护层400。具体而言，经过酸洗清洗，暴露于凹槽或孔洞130的有源区110表面的天然氧化物被清洗去除，且凹槽或孔洞130的侧壁仍保留有保护层400。
95.如图7所示，在本公开的一实施方式中，在所述的“形成第二接触材料层220”的步骤下，半导体结构包括衬底100、第一接触材料层210、牺牲层300、剩余的保护层400以及第二接触材料层220。具体而言，第二接触材料层220覆盖于衬底100、牺牲层300和保护层400，且第二接触材料层220填充于凹槽或孔洞130，并与暴露于凹槽或孔洞130的底部的有源区110表面接触。相比于现有工艺中受凹槽或孔洞侧壁在酸洗过程中被侵蚀的影响，导致填充于凹槽或孔洞的接触材料层产生孔洞(void)的问题，本公开利用凹槽或孔洞130的侧壁保留的保护层400提供保护作用，使得凹槽或孔洞130的侧壁或有源区110旁边的浅沟槽隔离结构120在酸洗工艺中不会被侵蚀，而能够保持原有形貌，因此填充于凹槽或孔洞130中的第二接触材料层220不会产生孔洞，进而保证后续制程中形成的接触结构与有源区110的有效接触，提升半导体结构的器件性能。
96.如图8所示，在本公开的一实施方式中，在所述的“去除牺牲层300、形成于所述牺牲层侧壁的保护层400和部分第二接触材料层220”的步骤和所述的“在位线接触层510的表面依次形成位线阻挡层520、位线导电层530和第一隔离层541”的步骤下，半导体结构包括
衬底100、第一接触材料层210、剩余的保护层400、剩余的第二接触材料层220、位线阻挡层520、位线导电层530以及第一隔离层541。具体而言，牺牲层300、形成于所述牺牲层侧壁的保护层400和部分第二接触材料层220被去除，例如但不限于采用化学机械抛光工艺(chemical mechanical polishing，cmp)，使得第一接触材料层210暴露出来，即第一接触材料层210的表面与剩余的第二接触材料层220的表面大致平齐，至此，第一接触材料层210和剩余的第一接触材料层210(亦包括剩余的保护层400)共同形成位线接触层510。在此基础上，位线阻挡层520覆盖于位线接触层510的表面，位线导电层530覆盖于位线阻挡层520表面，且第一隔离层541覆盖于位线导电层530表面。
97.如图9所示，在本公开的一实施方式中，在所述的“形成位于衬底100表面的多个墙结构”的步骤下，半导体结构包括衬底100和经过刻蚀后形成于衬底100表面的墙结构p。具体而言，墙结构p包括位线接触层510、位线阻挡层520、位线导电层530以及第一隔离层541。其中，位于凹槽或孔洞130的墙结构p仅与暴露于凹槽或孔洞130的有源区110表面接触，因此在刻蚀过程中，在保护层400的保护作用下，凹槽或孔洞130的侧壁及内侧的浅沟槽隔离结构120不会在刻蚀过程中被侵蚀。
98.如图10所示，在本公开的一实施方式中，在所述的“形成第二隔离层542”的步骤下，半导体结构包括衬底100、墙结构p以及第二隔离层542。具体而言，第二隔离层542覆盖于墙结构p，且第二隔离层542与第一隔离层541共同形成位线隔离层540。据此，位线隔离层540、位线导电层530、位线阻挡层520和位线接触层510共同形成位线结构500。
99.如图11所示，在本公开的一实施方式中，在所述的“填充氧化物材料层700”的步骤下，半导体结构包括衬底100、位线结构500以及氧化物材料层700。具体而言，氧化物材料层700填充在相邻的位线结构500之间，并覆盖位于相邻的位线结构500之间的部分衬底100。如图12所示，其具体示出了“氧化物材料层700刻蚀衬底100”的步骤之后的半导体结构，此时衬底100位于相邻位线结构500之间的部分被部分刻蚀，且氧化物材料层700在刻蚀过程中被一并去除，形成接触孔610，接触孔610位于位线结构500之间，接触孔610将衬底100中的有源区110暴露出来。
100.如图13所示，在本公开的一实施方式中，在所述的“形成电容接触层600”的步骤下，半导体结构包括衬底100、位线结构500以及电容接触层600。具体而言，可以先在相邻的位线结构500之间填充第三接触材料层，且该第三接触材料层填充接触孔610。然后再对第三接触材料层进行回刻，以去除位于顶部的一部分第三接触材料层，保留位于底部的一部分第三接触材料层，即保留的第三接触材料层包括填充于接触孔610的部分。据此，剩余的第三接触材料层即形成电容接触层600。由于衬底100的有源区110暴露于接触孔610，即实现电容接触层600与暴露于接触孔610的有源区110接触。
101.在此应注意，附图中示出而且在本说明书中描述的半导体结构的制作方法仅仅是能够采用本公开原理的许多种制作方法中的几个示例。应当清楚地理解，本公开的原理绝非仅限于附图中示出或本说明书中描述的半导体结构的制作方法的任何细节或任何步骤。
102.基于上述对本公开提出的半导体结构的制作方法的示例性实施方式中的几个步骤的详细说明，以下将对本公开提出的半导体结构的一示例性实施方式进行说明。
103.如图13所示，在本公开的一实施方式中，本公开提出的半导体结构是由本公开提出的并在上述实施方式中详细说明的半导体结构的制作方法制成。由于半导体结构在酸洗
前形成有保护层400，利用保护层400在酸洗过程中对凹槽或孔洞130的侧壁和内测的浅沟槽隔离结构120提供保护，进而为有源区110提供保护，避免了酸洗步骤对凹槽或孔洞130、浅沟槽隔离结构120和有源区110的侵蚀。通过上述设计，本公开提出的半导体结构的接触结构(例如电容接触层600)与有源区110有效接触，器件性能较佳。
104.在本公开的一实施方式中，本公开提出一种半导体结构，该半导体结构包括衬底、位线结构以及保护层。具体而言，该位线结构设置于该衬底上，保护层位于所述位线结构的延伸方向的侧壁上。以图13示出的半导体结构为例，位线结构的延伸方向即为垂直于纸面(或者与纸面呈倾斜角度)的方向，该保护层即位于位线结构的延伸方向上的侧壁上。
105.根据本公开的其中一个实施方式，保护层的材质为非掺杂多晶硅或氮化硅。
106.根据本公开的其中一个实施方式，保护层的厚度为3nm～9nm。
107.根据本公开的其中一个实施方式，半导体结构还包括电容接触层，所述电容接触层位于相邻的所述位线结构之间。
108.在此应注意，附图中示出而且在本说明书中描述的半导体结构仅仅是能够采用本公开原理的许多种半导体结构中的几个示例。应当清楚地理解，本公开的原理绝非仅限于附图中示出或本说明书中描述的半导体结构的任何细节或任何部件。
109.综上所述，本公开提出的半导体结构的制作方法，在酸洗步骤之前，利用保护层400覆盖衬底100表面形成的用于位线结构500与有源区110连接的凹槽或孔洞130，再将位于凹槽或孔洞130的底部的保护层400去除，以暴露出具有天然氧化物的有源区110表面，同时保留位于凹槽或孔洞130的侧壁的部分保护层400，以使凹槽或孔洞130的侧壁或浅沟槽隔离结构120在酸洗步骤中不会被侵蚀。通过上述设计，本公开能够保证后续制程中形成的接触结构与有源区110的有效接触，提升半导体结构的器件性能，同时还能改善或避免孔隙产生以及漏电流情况的发生。
110.具体地，由于刻蚀位线接触结构后形成的凹槽或孔洞，其表面粗糙度不同(从上到下各材质不同)，这时如果直接大量沉积接触材料层(对应于本公开中的第二接触材料层，如掺杂多晶硅(doping poly))的话，一方面会导致接触材料层(如掺杂多晶硅)与各材质表面黏附不够紧密，另一方面也容易在和aa齐平处产生孔隙(void)、从而导致接触结构与位线结构短路；而本公开提出的半导体结构的制作方法，通过形成保护层(如非掺杂多晶硅或氮化硅)，即先在凹槽或孔洞侧壁沉积一层较薄的保护层，该保护层可以与侧壁形成较好的黏附，后期再沉积接触材料层(如掺杂多晶硅)时，因接触材料层(如掺杂多晶硅)的接触面只有一种材质，即保护层，所以界面结合处会沉积的更致密，且不易形成孔隙。
111.在一种实施方式中，保护层的材质为非掺杂多晶硅时，保护层还能够起到抵挡作用。这是因为如果直接沉积接触材料层(如掺杂多晶硅)，则掺杂多晶硅中高浓度的p就会直接通过sti扩散到周边aa，再加上埋入式字线的氮化物和钨都十分吸磷，这样就会导致很严重的漏电流(lkg)问题。而一层薄薄的非掺杂多晶硅正好能够阻挡磷往周边扩散，能够改善或避免漏电流情况的发生。
112.以上详细地描述和/或图示了本公开提出的半导体结构的制作方法及半导体结构的示例性实施方式。但本公开的实施方式不限于这里所描述的特定实施方式，相反，每个实施方式的组成部分和/或步骤可与这里所描述的其它组成部分和/或步骤独立和分开使用。一个实施方式的每个组成部分和/或每个步骤也可与其它实施方式的其它组成部分和/或
步骤结合使用。在介绍这里所描述和/或图示的要素/组成部分/等时，用语“一个”、“一”和“上述”等用以表示存在一个或多个要素/组成部分/等。术语“包含”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。此外，权利要求书及说明书中的术语“第一”和“第二”等仅作为标记使用，不是对其对象的数字限制。
113.虽然已根据不同的特定实施例对本公开提出的半导体结构的制作方法及半导体结构进行了描述，但本领域技术人员将会认识到可在权利要求的精神和范围内对本公开的实施进行改动。